AD10242型電路是美國ADI公司推出的高速模/數轉換器（ADC）。樣速度高達每秒40MHz，一種高速度、高性能、低功耗的12位雙通道模/數轉換器。采用±5.0V電源供電，其輸入信號既可以是雙極性也可以是單極性。片內帶有跟蹤/保護（T/H）、基準電源和輸出緩沖器。芯片內的2個通道完全獨立，均有各自的譯碼和模擬輸入，每個通道均用激光修正增益和偏移匹配，可保證2通道間串擾優于80dB。該電路無疑是小體積、高速、高集成度嵌入式處理系統的理想選擇。

1 AD10242內核介紹

AD10242中的每一個通道內均集成了3個單片器件AD9632、OP279、AD9042以及多個和去耦。AD10242的內部結構如所示。其器件是AD9042，輸入信號通過一個電阻分壓器可在±0.5V、±1.0V、±2.0V中進行選擇，采用電阻分壓方式可保護給內部放大器AD9632提供0.4V輸入電壓。AD9632是提供給模/數轉換器AD9042的直流耦合水平相移電路。該放大器配置為不可翻轉模式，交流信號通過修正可為ADC提供一個不變的輸入，其中心是AD9042的內部參考電壓。AD10242可用于雷達信號處理、通信接收機、FILR信號處理、保密通信等信號處理的應用系統中。

AD10242中的器件AD9042以AD公司的高速互補雙極型處理技術為基礎，采用一種改進型多路并行結構設計，在20MHz帶寬上保證具有80dB的無失真動態范圍，典型信噪比為68dB。AD9042模/數轉換器采用二級轉換模式，這種設計可保證在較低功率下滿足12位，而不必采用激光修正的。它的1V（峰-峰值）單端模擬輸入與2.4V的中點電壓可構成單端輸入差動輸出放大器A1和兩個輸入信號。A1輸出則可用于驅動個跟蹤/保護放大器（TH1），編碼輸入的高電平狀態可將TH1置于保持狀態。TH1的保持信號用于產生6位的粗轉換ADC值的輸入，這6位精轉換值數據又可驅動一個6位DAC，而這6位粗轉換又可在TH3的輸入端被TH2輸入的模擬值相減以產生一個剩余差信號，剩余差信號在下一個時鐘周期再通過保持放大器（TH3）又被差值放大器A2放大，然后由7位精轉換ADC轉換以產生7位數據代碼，其中一位代碼重疊用于調整前面6位ADC產生。將6位精轉換代碼與7位精轉換代碼在數字糾錯邏輯中合并并加以校正，即可產生輸出代碼（12位并行數據），同時以與CMOS兼容的模式用二進制補碼輸出。

2 AD10242的引腳功能

3 AD10242的應用

3.1 AD10242的信號輸入

AD10242的模擬輸入可以設計為直流耦合雙極性輸入（±0.5V,±1.0V,±2.0V），也可通過外接電阻器配置為單極性輸入。在UPOS和UCOM間連接一個2.43kΩ的（可用于偏移校準），可實現1V，2V，4V的正極輸入，在UNEG和UCOM間連接一個2.43kΩ的可變電阻器可實現-1V，-2V，-4V的負極輸入。
3.2 AD10242的編碼信號輸入

AD10242在邏輯接口與TTL和CMOS邏輯兼容，依靠編碼信號ENCODE的節拍可在其上升沿采集數據，其中驅動ENCODE引腳的信號源必須是干凈、無振蕩的，因為振蕩的信號源會降低SNR指標，其時序如所示。

AD10242的編碼信號輸入端可與微分輸入級相接。當接不接ENCODE或其他輸入信號時，輸入級偏置電壓為1.6V。而對于TTL或CMOS應用，其代碼信號源應接到ENCODE。ENCODE可通過一低值電感器或高頻片狀電容器接地。

3.3 電源

由于AD10242采用模擬±5V電源與數字±5V電源，所以設計時把它們分開饋電，因為快速的數字振蕩可能將轉換噪聲耦合回模擬電源中。每個電源引腳都要接10μF的和0.01μF的片狀態電容來對每組電源去耦，去耦元件應盡可能地靠近A/D轉換器處。模擬電源去耦要先接到模擬地線點，數字電源去耦要先接到數字地線點。模擬地和數字地間的相互聯系只能發生在電源公共端。
4 與DSP的硬件接口

實時信號處理系統的基本模擬一般采用“ADC+CPU（DSP、ARM等）+DAC”結構，設計是一般首先通過ADC子系統將其轉換為數字信號，然后用CPU子系統對數字信號進行處理，接著通過D/A轉換器子系統把處理后的數字信號重新轉化為模擬信號。該系統就是一個傳統的基于DSP實現的實時信號處理系統，此系統選用AD10242作為ADC采集模塊，可保證系統的10位、28MHz采樣速度、2路并行采集和±2.0V模擬輸入等要求。由于DSP選用的是TI公司的TMS320C6701型高性能浮點處理器，其內核電壓為1.8V，周邊I/O電壓為3.3V，因此，必須在ADC后加驅動電路。本設計選用的是SN74LVC164245型驅動器。

所示是AD10242與DSP進行接口連接的電路圖。