在當今科技飛速發展的時代，人們對供電的便攜式小工具和器件的需求量呈現出大幅增長的態勢。與此同時，數字電路的能耗問題也逐漸成為人們關注的焦點。隨著計算和處理任務變得越來越復雜，對速度更快的器件，如現場可編程門陣列（FPGA）和其他處理芯片的需求也日益增加。然而，復雜的處理過程需要更高的功率支持，這不可避免地會導致高速運行的芯片產生發熱現象。
從技術發展的角度來看，器件尺寸的工藝技術正不斷微縮至納米級別。為了優化器件的處理速度并延長其使用壽命，降低工作電壓成為了必然的選擇。如下圖所示，隨著技術工藝的進步，的電源電壓呈現出越來越低的趨勢。
這種技術工藝的優化趨勢使得市場對高精度電源的需求變得愈發迫切。如果在設計和使用過程中忽視電源的實際性能，就極有可能給系統性能帶來潛在的風險。大多數穩壓器的精度并不理想，如果內核電壓低于工作要求電壓，處理器件（如 FPGA）可能會因出現錯誤而發生故障。在連續操作的情況下，如果內核電壓漂移到工作要求電壓以上，FPGA 不僅可能會被損壞，邏輯中還可能產生保持時間故障。這些風險的產生往往與負載條件、工作溫度以及設備老化等因素密切相關。雖然本文中的大多數示例以 FPGA 為例進行說明，但同樣的原理也適用于其他計算和處理器件。
在設計和監控計算與處理芯片所用的電源時，容差問題需要特別關注。因為從不同的角度來看，容差的處理方式可能會有所不同。下面我們將詳細定義每種容差。
內核電壓容差是計算器件內核電源的重要規格。以 Altera Arria 10 FPGA 為例，其內核電壓規格的值和值范圍相對于標稱值有 ±3.3% 的容差。如果以低于標準值或高于值的電壓操作此器件，將會導致性能問題。為了實現性能和低功耗運行，必須遵循更嚴格的容差規定。
圖 2. Altera Arria 10 內核電壓規格
電源容差指的是電源的輸出偏差或輸出穩壓性能。要獲得嚴格的電源容差，需要由的進行精心設計。然而，電源容差可能會受到老化等外部因素的影響，隨著時間的推移而發生變化。在實際應用中，此電源容差應控制在內核電壓容差范圍之內。電源輸出的任何異常操作都可能給處理和計算器件（如 FPGA）帶來嚴重問題。具有一定標稱容差的穩壓器，其實際輸出電壓未必恰好處于穩壓規格的中間值，而是在穩壓范圍以內波動。這可能是由于反饋環路中使用的電阻標準值本身存在一定的容差，進而帶來了直流誤差；也可能與基準電壓的穩健性以及反饋環路補償的優化程度有關。
假設一個 FPGA 的內核電壓由穩壓器供應。該開關轉換器的標稱容差為 ±2%，在運行時可能處于 4% 窗口內的任何位置。例如，其輸出電壓可能低于標稱值，但仍在 - 2% 以內，這將導致 FPGA 存在時序風險。或者可能接近 + 2% 的上限，雖然這仍然可以滿足 FPGA 的基本要求，但并非運行條件，會浪費大量電力。如果不進行有效的監控，器件終可能會在建議的電壓水平之外運行，這可能導致更嚴重的問題，必須采取措施避免這種情況的發生。
窗口電源監控器容差（或稱容差窗口）是以相對于標稱值的百分比來設置欠壓（UV）和過壓（OV）閾值的。對于標稱電壓值為 1 V、容差窗口為 ±3% 的窗口電壓監控器，UV 閾值將設置為 1 V × 0.97，OV 閾值將設置為 1 V × 1.03。然而，這些閾值（UV 和 OV）本身也存在一定的容差，稱為閾值精度。
窗口電壓監控器通過設置 UV 和 OV 閾值來確保器件在其額定電壓范圍內安全、穩定地運行。如果電源電壓超出了這些設定的限值，它會及時發出復位輸出信號，這有助于防止系統出錯，保護電子器件免受損壞。下圖中的時序圖清晰地顯示了當監測到的電壓低于 UV 閾值或超過 OV 閾值時，如何提供復位輸出。
窗口電壓監控器具有多種架構方案，可以根據實際需求靈活設置 UV 和 OV 閾值，并選擇合適的工作容差，從而使系統達到運行狀態。然而，選擇合適的窗口監控器并采用的使用方式并非易事。用戶需要從眾多可用方案中仔細挑選出適當的容差窗口。此外，UV 和 OV 的復位閾值本身也有精度規格。閾值精度通常以百分比表示實際閾值與計算閾值或目標復位閾值的一致程度，它主要由集成電路（IC）設計中的電阻分壓器和帶隙電路決定。基準電壓和電阻越穩健，所能達到的精度就越高。
電源性能預算通常在系統設計期間就需要進行合理確定。對于容差或工作規格為 ±3% 的 FPGA 內核電壓，可以將 ±1% 分配給電源直流穩壓誤差，±1% 分配給輸出紋波電壓，另外 ±1% 分配給瞬態響應。如果使用精度較差的電源，其穩壓誤差達到 ±2%，那么留給瞬變響應的余量就會相應減少。當直接供電時，瞬態響應余量不足可能導致瞬態電壓超出內核電壓規格窗口，從而增加器件發生故障的風險。在這種情況下，可以利用窗口電壓監控器將 FPGA 安全地置于復位模式，從而有效避免出錯。
在使用窗口電壓監控器時，一個常見的難題是如何設置和選擇適當的容差窗口。許多用戶傾向于選擇容差與內核電壓要求相同的窗口電壓監控器。例如，對于容差為 ±3% 的內核電壓要求，可能會選擇容差窗口為 ±3% 的窗口電壓監控器。然而，受閾值精度的影響，當選擇與 FPGA 內核電壓工作要求相同的容差時，在過壓閾值 OV_TH（值）和欠壓閾值 UV_TH（值）附近的任何電壓值都可能會觸發復位輸出，從而導致系統出現故障。
在圖 4a 中，如果不考慮閾值精度，受監控的電源可能會超出內核電壓容差范圍，且在其可能的實際工作閾值下，電源監控器可能無法及時檢測到異常情況。這個超出 ±3% 的電源將為微處理器的內核供電，因此需要選擇更合適的容差窗口。為了避免此類情況的風險，OV_TH（值）和 UV_TH（值）應設置在內核電壓的 ±3% 容差要求范圍內。然而，由于需要保證精度，可用電源窗口的一部分會被占用，導致電源工作窗口變小，如圖 4b 所示。
圖 5. 窗口電壓監控器容差設置：(a) 與內核電壓容差相同；(b) 在內核電壓容差范圍內
我們可以通過考慮使用兩個閾值精度不同的窗口電壓監控器來監控同一內核電壓電源，來深入了解閾值精度的影響。精度較高的監控器的實際 UV 和 OV 閾值相對于預期 UV 和 OV 閾值的偏差，比精度較低的監控器要小。從圖 5a 可以看出，較低的閾值精度會導致電源窗口變窄，因為當內核電源電壓處于 UV 和 OV 監控范圍內的任何位置時，復位輸出信號都可能會被觸發。在電源精度低、穩壓效果差的應用中，這可能導致系統變得更加敏感，容易發生振蕩。相反，高閾值精度會拓寬可用電源窗口，確保電源穩定工作，從而有效提升系統性能，如圖 5b 所示。
圖 6. 允許的電源窗口和復位響應：(a) 低閾值精度；(b) 高閾值精度
下面通過一個具體的例子來進一步說明閾值精度的重要性。圖 6 顯示了使用兩個閾值精度不同的窗口電壓監控器監控 ±5% 容差規格的 2.5 V 內核電壓的情況。本例中使用的容差窗口并非實際產品提供的選項，而是為了說明閾值精度而選定的。對于圖 6a 和 6b，所用的窗口電壓監控器的閾值精度分別為 ±1.5% 和 ±0.3%。使用 ±1.5% 的閾值精度時，為了避免在圖 6a 所示的故障區域內運行，容差窗口為 ±3.5%，此時電源工作窗口為 100 mV。使用 ±0.3% 的閾值精度時，令電源輸出化的容差窗口為 ±4.7%，且不存在任何故障風險。設置這些值將提供 220 mV 的電源工作窗口。精度上的這種差異使工作電源窗口擴大了一倍以上，從而有效提高了電源性能。
圖 7. 有效工作電源窗口：(a) ±1.5% 閾值精度；(b) ±0.3% 閾值精度
上述計算是通過 WindowVoltage Monitor Calculator 完成的，該工具可以幫助用戶輕松理解和可視化窗口電壓監控器中的不同參數。用戶還可以利用該工具檢查器件規格是否符合設計要求，例如電源工作窗口。
為了應對越來越低的內核電壓要求，窗口電壓監控器的架構和性能也在不斷改進。目前，其閾值精度已達到 ±1.5% 至 ±0.3%。為了進一步提升精度，可以使用經工廠微調的標稱監控電壓和容差窗口的窗口電壓監控器。MAX16193 就是一款精度為 ±0.3% 的雙通道監控電路。截至 2024 年，該器件是在不同溫度下閾值精度的窗口電壓監控器。它可提供各種經工廠微調的容差窗口（±2% 到 ±5%），以適應工業和汽車應用的不同電源電壓和容差要求。在圖 7 所示的典型應用電路中，輸入通道 1 (IN1) 以 ±0.3% 的精度監控 0.6 V 至 0.9 V 閾值范圍內的低內核電壓軌，而輸入通道 2 (IN2) 則以 ±0.3% 的精度監控 0.9 V 至 3.3 V 閾值范圍內的較高系統電源軌。
窗口電源監控器 MAX16193 的典型應用電路，該器件在整個溫度范圍內都具有非常高的閾值精度，能夠監控 MCU 的內核和輸入 / 輸出電源電壓
MAX16193 的閾值精度在整個工作溫度范圍（ - 40°C 至 + 125°C）內均保持穩定。圖 8a 和圖 8b 表明，對于 IN1 和 IN2 兩個輸入，該器件的高閾值精度在不同溫度下均表現出色。與其他電壓監控器僅在特定范圍內表現出性能不同，該器件在從到工作溫度的整個范圍內都能保證高精度。
圖 9. (a) IN1 和 (b) IN2 的 UV 和 OV 閾值精度隨溫度的變化曲線
