MC145201在頻率合成器中的應(yīng)用

哈爾濱工業(yè)大學(xué)通信研究所 趙洪林 朱明遠(yuǎn)

引言

MC145201是摩托羅拉公司生產(chǎn)的串行碼編程的鎖相環(huán)頻率合成器，輸出頻率達(dá)到2GHz，內(nèi)含完全可編程的 R， N和 A計(jì)數(shù)器。該芯片可外接，也可以直接輸入?yún)⒖碱l率。針對(duì)不同的應(yīng)用場(chǎng)合，MC145201具有雙列直插式、SOG和TSSOP外形的貼片封裝。在實(shí)際電路應(yīng)用中，所需外圍電路較少，在小面積的電路板上面即可搭配完成一個(gè)鎖相環(huán)頻率合成器。

MC145201的結(jié)構(gòu)

圖1為MC145201的內(nèi)部功能框圖。

REFin（20腳）和REFout（1腳），此二腳與外部連接，可形成參考頻率，也可以直接連接外部參考頻率，但是連接方法稍有不同。

連接晶振的時(shí)候，兩個(gè)引腳還要接不大于30pF的電容，晶振范圍2---15MHz。

連接外部參考頻率的時(shí)候，不再需要外接電容。但是當(dāng)參考信號(hào)電壓范圍不同時(shí)，參考頻率的范圍亦不同。

當(dāng)Vin≥400mVp-p 時(shí)，參考頻率的范圍是12MHz----27MHz。

當(dāng)Vin≥1Vp-p 時(shí)，參考頻率的范圍是4.5MHz-----27MHz。

LD（2腳）鎖定檢測(cè)輸出腳，當(dāng)鎖相環(huán)路鎖定時(shí)（ r和 v同頻同相的時(shí)候），該引腳輸出高電平并有窄的脈沖；當(dāng)環(huán)路失鎖時(shí)，輸出的脈沖為低電平（如圖2所示），該引腳可用可不用，剛開(kāi)始加電，片內(nèi)初始化給引腳低電平，防止電路錯(cuò)鎖，不用時(shí)懸空。

R（3腳） 和 V（4腳）是片內(nèi)鑒相器的兩路輸出，當(dāng) R和 V同頻同相時(shí)，各自輸出高電平，并帶有窄脈沖（如圖2 （C7為低電平）所示，當(dāng)C7位高電平，R和V圖形互換）

VPD（5腳），VDD(14腳)，VCC（12腳）為電源接入端，均不能超過(guò)5.5V，通常選取5V作為供電電源，一般VDD和VCC還要接一個(gè)1 F的電容到地。

PDOUT（6腳）鑒相器單端輸出腳，外接低通濾波器即可形成環(huán)路。該引腳可用可不用，也可翻轉(zhuǎn)（通過(guò)C寄存器的C7送高低位改變）。

GND（7腳） 接地端。

RX（8腳）腳接一電阻（和C寄存器的送數(shù)有關(guān)），該電阻的大小決定了PDOUT腳的輸出電流。當(dāng)C2和C3全為高的時(shí)候， PDOUT腳的輸出電流。要想在5 V供電下到達(dá)輸出電流2mA， RX接一個(gè)18K的電阻。當(dāng)用 R和 V作為輸出，外接環(huán)路波器時(shí)，RX可以不用。

TEST1（9腳）和TEST2（13腳）決定了MC145201內(nèi)置分頻器的分頻比，當(dāng)TEST1為高時(shí)，內(nèi)置分頻比為64，當(dāng)TEST1為低的時(shí)，內(nèi)置分頻比為65。

fin（10腳） fin（11腳），其中 fin為外部環(huán)路濾波器送入MC145201引腳，通常用一個(gè)0.01F的電容連接， fin通常用1個(gè)1000pF的電容接地。

Din（19腳）、CLK（18腳）、ENB（17腳），此三個(gè)引腳為外部數(shù)據(jù)送入端。Din為串行數(shù)據(jù)輸入端，在時(shí)鐘由低到高轉(zhuǎn)換后，比特?cái)?shù)據(jù)流開(kāi)始裝載進(jìn)入芯片的寄存器。其傳送格式是這樣規(guī)定的，即1個(gè)字節(jié)送C寄存器，2個(gè)字節(jié)送R寄存器，3個(gè)字節(jié)送 A寄存器，送數(shù)時(shí)高位在前，低位在后；ENB為低電平使能端，該引腳接高電平的時(shí)候，數(shù)據(jù)不能被讀入，只有當(dāng)該引腳由高轉(zhuǎn)為低時(shí)才能讀入數(shù)據(jù)；CLK為時(shí)鐘輸入腳，當(dāng)時(shí)鐘從低電平轉(zhuǎn)為高電平的時(shí)候，數(shù)據(jù)從Din腳輸入寄存器，而從高電平轉(zhuǎn)為低電平的時(shí)候，數(shù)據(jù)從寄存器讀出，送入內(nèi)部計(jì)數(shù)器。當(dāng)CLK為8個(gè)時(shí)鐘周期時(shí)，訪問(wèn)C寄存器；CLK為16個(gè)時(shí)鐘周期時(shí)，訪問(wèn)R寄存器；CLK為24個(gè)時(shí)鐘周期時(shí)，訪問(wèn)A 寄存器。

同時(shí)為了保證R計(jì)數(shù)器和A計(jì)數(shù)器以及N計(jì)數(shù)器同時(shí)工作，MC145201設(shè)計(jì)了特殊的雙緩存的R寄存器。原理如下：當(dāng)16比特?cái)?shù)據(jù)來(lái)的時(shí)候，首先被R寄存器的個(gè)緩存器寫入，當(dāng)A寄存器開(kāi)始工作時(shí)，R寄存器的第2個(gè)緩存器讀入個(gè)緩存器的低13位（也就是R計(jì)數(shù)器所需的），這樣就保證了R、A和N計(jì)數(shù)器的同時(shí)工作。

OUTPUTA（16腳）和OUTPUTB（15腳）其中，OUTPUTA可以用作 R， V，Data Out 或者擴(kuò)展引腳。

當(dāng)A23=A22=1時(shí)，OUTPUTA作為 R；

當(dāng)A23=1，A22=0時(shí)，OUTPUTA作為 V；

當(dāng)A23=0，A22=1時(shí)，OUTPUTA作為 Data Out ；

當(dāng)A23=A22=0時(shí)，OUTPUTA作為擴(kuò)展引腳。

而OUTPUTB一般都是用來(lái)作為外圍電路的擴(kuò)展引腳來(lái)用的，他是由C0控制的，C0為低，該引腳即低，C0為高，該引腳為高，呈現(xiàn)高阻狀態(tài)。

MC145201的實(shí)際應(yīng)用

筆者在設(shè)計(jì)30MHz---88MHz，每25K一個(gè)跳點(diǎn)，300跳/秒的頻率合成器的時(shí)候用到了MC145201。同時(shí)用 DDS（AD9851）驅(qū)動(dòng)MC145201，能產(chǎn)生頻譜較純凈的頻率源。

在圖3中，AD9851的輸出范圍為10MHz----24.2424MHz，R計(jì)數(shù)器的分頻比為100，N和A的分頻比均為5，內(nèi)置分頻器的分頻比為65，選用MC145201的 R和 V腳送入后面的有源比例積分濾波器，經(jīng)過(guò)壓控送回MC145201，電路圖如圖3所示。

經(jīng)過(guò)對(duì)上述電路的調(diào)試，通過(guò)改變環(huán)路濾波器的參數(shù)，能很好的抑制輸出電壓中的載頻分量和高頻噪聲，減少了寄生輸出，得到了性能較佳的一款頻率合成器。